Моделирование IP-ядер Xilinx в ModelSim
Публикации с тегом Vivado
Linux From Scratch на Zynq UltraScale+ MPSoC
Разработка и тестирование целочисленного сумматора с AXI-Stream интерфейсами. Часть 3 +15
Разработка и тестирование целочисленного сумматора с AXI-Stream интерфейсами, часть 2 +7
Разработка и тестирование целочисленного сумматора с AXI-Stream интерфейсами. Часть 1 +3
Британская фобия embarrassment-а и российская движуха портабильных примеров на ПЛИС +7
- Высокая производительность
- Программирование микроконтроллеров
- FPGA
- Производство и разработка электроники
- Разработка под Linux
- Programming microcontrollers
- Manufacture and development of electronics
Zynq. AXI GPIO. Мигаем светодиодом по-новому +33
Выжимаем максимум из логики — сверхбыстрый, но прожорливый сумматор +63
Как подружить Vivado и git: с микроблейзом и сабмодулями +32
- Электроника для начинающих
- FPGA
- Разработка систем связи
- Производство и разработка электроники
- Глобальные системы позиционирования
Лайфхак по разработке DMR на ПЛИС через генерацию HDL-кода в MATLAB +4
- FPGA
- Разработка систем связи
- Стандарты связи
- Matlab
- Инженерные системы
- Блог компании ЦИТМ Экспонента
Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA +16
Zynq 7000. Обмен информацией между PS и PL +26
Zynq 7000. Собираем Linux для платы QMtech +17
Zynq 7000. Порты GPIO, PS, PL +14
Новостной дайджест событий из мира FPGA/ПЛИС — №0010 (2021_03) + конференция FPGA разработчиков +20
