Выжимаем максимум из логики — сверхбыстрый, но прожорливый сумматор +63
Публикации с тегом Vivado
Как подружить Vivado и git: с микроблейзом и сабмодулями +32
- Глобальные системы позиционирования
- Разработка систем связи
- FPGA
- Производство и разработка электроники
- Электроника для начинающих
Лайфхак по разработке DMR на ПЛИС через генерацию HDL-кода в MATLAB +4
- Стандарты связи
- Блог компании ЦИТМ Экспонента
- Разработка систем связи
- FPGA
- Matlab
- Инженерные системы
Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA +16
Zynq 7000. Обмен информацией между PS и PL +26
Zynq 7000. Собираем Linux для платы QMtech +17
Zynq 7000. Порты GPIO, PS, PL +14
Новостной дайджест событий из мира FPGA/ПЛИС — №0010 (2021_03) + конференция FPGA разработчиков +20
Новостной дайджест событий из мира FPGA/ПЛИС — №009 (2021_02) + FPGA конференция +8
Прокачиваем скрипты симуляции HDL с помощью Python и PyTest +19
Zynq. Передача данных между процессорным модулем и программируемой логикой +20
Новостной дайджест событий из мира FPGA/ПЛИС — №004 (2020_04) +10
SP701 + PCAM-5C + 15 Минут+ VITIS = Easy MIPI на FPGA +25
Простая реализация небольших CAM на ПЛИС +12
Особенности оконной фильтрации на ПЛИС +32
