Технология межсоединений PowerVia компании продемонстрировала 6-процентный прирост производительности. Внедрение новой технологии для новейших компьютерных чипов сопряжено с большими рисками. Поэтому руководители Intel проявляли осторожность при реализации плана, согласно которому в 2024 году одновременно будут представлены новый транзистор — RibbonFET и новый способ его питания — PowerVia.

Компания создала и протестировала процессорные ядра, состоящие из текущего поколения транзисторов Intel в сочетании с PowerVia. Ядра получили более компактный дизайн, показали более чем 6% прирост частоты и на 30% меньше потери мощности. Важно и то, что тесты доказали, что включение питания с обратной стороны не делает чипы более дорогостоящими, менее надежными или более сложными для тестирования на наличие дефектов. Intel представит подробности этих испытаний в Токио на симпозиуме IEEE по технологиям и схемам СБИС.

«Мы хотели убедиться, что сможем провести derisk... понять все о PowerVia, а затем сделать следующий шаг и интегрировать с RibbonFET», — говорит Бен Селл, вице-президент Intel по развитию технологий.

PowerVia — это версия технологии Intel, которую еще называют обратной доставкой питания. Сегодня чипы строят так, что транзисторы находятся на поверхности кремния, а все межсоединения, которые их питают и передают соединения, проложены над ними. Питание с обратной стороны убирает все межсоединения, подающие питание под кремний. Это имеет два основных преимущества:

• остается больше места для межсоединений данных, расположенных над кремнием;

• силовые межсоединения можно сделать более крупными и, следовательно, менее резистивными.

Такое сочетание повышает производительность несколькими способами. Во-первых, благодаря более легкому пути прохождения энергии схемы процессора испытывают меньшее падение напряжения. То есть происходит меньшее переходное падение напряжения при увеличении потребности в токе, например, при включении большого блока логики. При меньшем спаде напряжения транзисторы могут работать быстрее.

Во-вторых, ядра можно сделать более компактными, уменьшив длину межсоединений между логическими ячейками, что ускоряет работу. Когда стандартные логические ячейки, которые составляют ядро процессора, размещаются на кристалле, перегруженность межсоединений не позволяет им идеально укладываться друг на друга и оставляет между ячейками много пустого пространства. При меньшей перегрузке межсоединений данных ячейки плотнее прилегают друг к другу, причем некоторые части заполнены на 95%. Селл говорит, что это двузначное улучшение. Более того, отсутствие перегруженности позволило немного раздвинуть некоторые из самых маленьких межсоединений, уменьшив паразитную емкость, которая снижает производительность.

Шестипроцентный выигрыш от этих преимуществ — это примерно половина того, что обычно достигается, когда производитель чипов уменьшает количество транзисторов от одного технологического узла к другому. PowerVia обеспечивает его без изменений в транзисторах.

Процесс производства PowerVia

Изготовление чипов с поддержкой PowerVia требует нескольких дополнительных шагов и приводит к необычному результату — в чипе почти не остается кремния. Транзисторы, которые являются FinFET, изготовленные по техпроцессу Intel 4, строятся на поверхности кремния. Основное отличие заключается в том, что группа глубоких узких отверстий также просверливается и затем заполняется металлом. Эти нано-ТСВ (сквозные кремниевые отверстия) будут важны позже. После этого над транзисторами формируются слои межсоединений, которые соединяют их в логические ячейки и более крупные схемы.

Затем чистая кремниевая пластина (несущая пластина) приклеивается к верхней части этих межсоединений, и вся конструкция переворачивается. После нижняя часть исходной пластины (которая теперь находится сверху) полируется до тех пор, пока не будут обнажены концы нано-ТСВ. В этот момент создаются слои сравнительно толстых межсоединений для подключения к нано-ТСВ и формирования обратной стороны сети электропитания. Эти слои межсоединений заканчиваются на соединительных площадках, которые соединяют чип с корпусом и остальной частью компьютера.

Таким образом, полученный чип состоит из большого слоя чистого кремния для поддержки, слоя межсоединений данных, исчезающего узкого слоя кремниевых транзисторов и слоя межсоединений питания.

«Можно было бы ожидать, что необходимость создания межсоединений с обеих сторон кремния приведет к резкому увеличению стоимости чипа. Но уже на начальном этапе Intel увидела причину, по которой это не так», — говорит Селл.

M0 — самый маленький, наиболее плотно упакованный слой межсоединений также является самым дорогостоящим в производстве. Они могут потребовать более одного прохода через самый дорогой этап производства микросхем — экстремальную ультрафиолетовую литографию. Но при отсутствии мешающих силовых межсоединений линии в слое M0 могут быть на шесть нанометров дальше друг от друга, чем сегодня. Это означает, что для их создания потребуется меньше усилий при использовании EUV, для процесса, который будет внедрен в следующем году, а также для его преемника. 

«Экономия затрат, которую мы получим за счет отсутствия столь агрессивного масштабирования, с лихвой компенсирует дополнительные затраты на процесс подачи питания с обратной стороны», — говорит Селл.

Дерискинг PowerVia

Чтобы планы по созданию PowerVia сработали, технология должна была соответствовать определенным критериям, большинство из которых связано с тем, чтобы не ухудшить ситуацию.

Несмотря на более тонкий слой кремния, транзисторы должны были работать так же хорошо; сеть подачи питания должна была быть такой же надежной, как и та, что построена на лицевой стороне кремния; тепло, выделяемое в кремнии, не должно было выходить из-под контроля, несмотря на то, что транзисторы были помещены между слоями межсоединений; возможность отладки ИС и выявления дефектов конструкции не должна была быть затруднена.

Чтобы соответствовать этим критериям, инженерам пришлось приложить некоторые усилия. Например, пришлось изменить технологический процесс подключения питания, чтобы он не влиял на транзисторы. А также установить некоторые правила проектирования, чтобы не допустить нарушения теплового режима, и придумать новые методы отладки.

Кроме того, инженеры Intel должны были обеспечить выход чипов PowerVia на уровне крупносерийного производства, несмотря на то, что эти конкретные чипы никогда не будут продаваться. Цель заключалась в том, чтобы выход чипов Intel 4 PowerVia соответствовал выходу чипов Intel 4-9-месячной давности. Чипы PowerVia всегда должны были отставать, потому что любое улучшение выхода Intel 4 потребует времени, чтобы перенести его на эксперименты с PowerVia.

«У нас получилось немного лучше. Кривая доходности PowerVia следует за кривой доходности Intel 4 с отставанием всего на 6 месяцев», — говорит Селл.

2024 и последующие годы

После отработки процесса для PowerVia единственное изменение, которое Intel придется внести для завершения перехода от Intel 4 к следующему узлу 20A, —  это транзистор. RibbonFET — транзисторы с нанолистом или транзисторы с целым затвором, разработанные Intel, будут подключены к уже созданной схеме межсоединений.

Если все пойдет хорошо, то в 2024 году по технологии 20A будут производить процессоры Arrow Lake. Следующее поколение технологии 18A будет предназначено как для продукции Intel, так и для клиентов литейного производства.

Успех позволит Intel опередить TSMC и Samsung в предложении транзисторов на нанолисте и мощности обратной стороны. Компания Samsung уже перешла на устройства с затворной системой, и пока неясно, когда она начнет интегрировать питание с обратной стороны. TSMC планирует предложить устройства с затворным механизмом в 2025 году, но добавление питания с обратной стороны произойдет не ранее 2026 года.