Chisel вместо Verilog, искажение тактового дерева и прототипирование ASIC: прокачиваем FPGA-скилы новыми темами +11
- Блог компании YADRO
- FPGA
- Производство и разработка электроники
- Системное программирование
- Программирование микроконтроллеров
Публикации с тегом System Verilog
Новостной дайджест событий из мира FPGA/ПЛИС — №009 (2021_02) + FPGA конференция +8
Зажигаем светодиодную ленту на базе WS2811 при помощи ПЛИС +27
