Переходим границу из Мексики в Калифорнию в 2025 году: инструкция для айтишника с фотографиями +12
Публикации с тегом systemverilog
Упрощение прототипирования и верификации RTL с помощью Python +11
Хотите перейти из FPGA в ASIC design? Вот упражнение для разминки. И сомбреро в подарок +16
Метод «Безумного Макса» для тренировки проектировщиков кастомных вычисляющих структур +13
Введение в ПЛИС: Содержание курса +14
Комбинационная логика на SystemVerilog +14
Готовимся организовать совместный русско-украинско-мексиканский семинар по ПЛИС в Мексике, возможно привлечем и беларусов +24
Адаптация платы Colorlight 5A-75B для примеров «Школы синтеза цифровых схем» +29
Настольная библиотека HDL-дизайнера и верификатора +12
- Блог компании ПК Аквариус
- Электроника для начинающих
- Производство и разработка электроники
- Читальный зал
- Программирование
Настольная библиотека HDL-дизайнера и верификатора +12
- Блог компании ПК Аквариус
- Электроника для начинающих
- Производство и разработка электроники
- Читальный зал
- Программирование
Чем отличается изобретатель вечного двигателя от просто изобретателя? +1
System Console. Доступ к регистрам ПЛИС из Quartus +13
Стоит ли делать продолжение банкета c обсуждением работ в электронной промышленности в LA?
- FPGA
- Программирование микроконтроллеров
- Образование за рубежом
- Карьера в IT-индустрии
- Электроника для начинающих
Пайка плавно перешла в Верилог и обсуждение работ в электронной промышленности
- Programming microcontrollers
- Education abroad
- IT career
- Electronics for beginners
- FPGA
- Программирование микроконтроллеров
- Образование за рубежом
- Карьера в IT-индустрии
- Электроника для начинающих
Тестирование целочисленного сумматора с интерфейсами AXI-Stream на SystemVerilog
