Предисловие

В жизни многих программистов наступает момент, когда хочется понять как же все таки работает процессор на самом деле, а не в абстрактных схемах высокоуровневых компонентов. У меня возник такой вопрос некоторое время назад, но все материалы которые я находил по этой теме либо были очень специализированными, требующими хорошего понимания электротехники и опыта работы со схемами дискретной логики, либо общие описания, пропускающие многие этапы, и оставляющие лишь смутное представление о том как же все таки тысячи транзисторов должны превратиться в работающий процессор.

Для этого я решил написать статью собирающую мой опыт попыток разобраться в этом вопросе, понятным языком, в то же время не пропуская ничего, чтобы после прочтения читатель мог воссоздать процессор из простейших элементов.

В данной статьей мы пройдем путь создания процессора от единичного транзистора до работающего 8-битного процессора, и напишем свой ассемблер для него.

Дисклеймер

Данная статья не является заменой профильной литературы, и опускает многие ограничения физической реализации схем и компонентов, так же практически все компоненты в этой статье спроектированы мной и соответственно не являются оптимальными или эталонными, и сделаны для обучающих целей.

Проектирование производилось в программе с открытым исходным кодом Logisim-evolution версии 3.80, большинство скриншотов сделаны там же.

Транзистор

Транзистор - простейший логический компонент любой схемы, который управляет большим током с помощью малого тока. Его можно вообразить как заслонку открывающую поток воды при активации, или кнопку при зажатии которой ток начинает проходить по схеме. Эта кнопка называется затвор транзистора, а точки входа и выхода тока в транзистор называются исток и сток, соответственно. Само это "зажатие", заключается в подаче небольшого тока на затвор транзистора, после чего ток начинает течь от истока к стоку.

Существует два типа транзисторов: n-тип, который пропускает ток при подаче тока на затвор, и p-тип, который, наоборот, перестаёт пропускать ток при подаче на затвор.

Рассмотрим работу инвертора со схемы выше. Эта схема состоит из двух транзисторов разных типов, источника напряжения, земли, входа и выхода с pull-down резистором. Если на вход подается 1, то pmos транзистор будет "выключен", а nmos транзистор "включен", соответственно ток не сможет попасть на выход (обозначенный out), на выходе будет 0. Если же на вход подается 0, то pmos транзистор будет включен, а nmos выключен, соответственно ток сможет "пройти" через pmos, и попасть на out, из-за чего там будет 1.

Такое сочетание pmos и nmos транзисторов называется CMOS логикой и используется в большинстве современных схем высокой интеграции.

NAND

Познакомившись с транзистором и рассмотрев простейшую схему с ним, можно перейти к созданию главного элемента логики, на основе которого и будет создан наш процессор.

Логический вентиль - элемент схемы выполняющий одну элементарную логическую функцию, преобразуя входной сигнал в выходной по определенному закону. К примеру, в предыдущем разделе мы создали логический вентиль "НЕ", преобразующий 0 в 1, а 1 в 0.

Двумя самыми важными вентилями являются NAND и XOR, так как это универсальные вентили из каждого из которых можно получить все остальные, соответственно всего лишь из NAND вентилей можно построить логическую схему любой сложности.

NAND это вентиль выполняющий функцию НЕ-И, то есть отрицание "И", соответственно если "И" выдает единицу только если оба аргумента равны 1, то НЕ-И будет давать 0 только когда оба аргумента равны 1.

Таблица истинности NAND:

Спроектируем и изучим NAND вентиль с помощью CMOS логики.

Принцип работы этой схемы достаточно прост - так как 0 будет только если на входе две единицы, то подключив оба входа к двум разным nmos транзисторам связанных последовательно можно обеспечить "проход" земли только если оба nmos включены, то есть если на входе 1 и 1, а подключив параллельно pmos, мы достигаем того что ток от +V будет идти во всех случаях кроме того что оба pmos выключены, то есть кроме случая когда на входе 1 и 1.

Другие вентили

Остальные вентили получаются элементарными преобразованиями вентиля NAND c помощью инвертора, далее приведена их схема.

Подробное описание их работы приводить не буду, дабы не раздувать объем статьи, достаточно легко проверить их работоспособность на бумаге.

Сложение

После создания основных вентилей можно приступить к созданию первого компонента процессора - сумматора. Сумматор является схемой складывающей два числа, которая будет использоваться при создании арифметико-логического устройства и для создания счетчика операций.

Как сложить два двоичных числа?

Принцип сложения двоичных чисел идентичен сложению десятичных - сложить разряд и перенести, если есть переполнение. К примеру, сложим два однобитных числа:

Carry в данной таблице является флагом переноса (то есть флагом того что следующий разряд должен быть увеличен на 1, к примеру, складывая 1 + 1, мы получим result = 0, carry = 1, соответственно записываем 0, и переносим 1).

Из таблицы истинности можно увидеть что result равен результату функции XOR (потому что только если одна из цифр равна единице мы записываем её в результат), от аргументов, а carry результат функции AND. На основе этого легко составить схему полусумматора, которая будет приведена ниже.

Как сложить многобитные двоичные числа?

Для того чтобы сложить многобитные числа, необходимо сложить каждый разряд числа, и обработать флаг переноса для получаемый каждым разрядом от предыдущего.

Для этого создадим полный сумматор разряда, принимающий на вход флаг carry, означающий что к результату нужно добавить 1.

В данной схеме на выход carry подается результат ИЛИ от флагов Сarry полусумматора, так как невозможна ситуация при которых оба этих флага равны единице, ведь если Carry первого полусумматора равен 1, то его результат должен быть равен 0, соответственно на втором полусумматоре переполнения быть не может.

Теперь можно с легкостью сложить числа любой длины, последовательно складывая все его разряды, и передавая carry на вход следующему. К примеру приведу 4-битный сумматор, но его легко расширить до любой битности просто добавляя дополнительные сумматоры.

Как вычесть два числа?

Для представления отрицательных чисел в современных компьютерах используется метод "дополнительного кода" или "two's complement". Суть этого метода заключается в том, что старший бит в числе обозначает знак числа, таким образом, что, к примеру в 4-битном числе старший бит означает -8 если он равен 1, и означает 0, если равен 0.

То есть, если старший бит в числе равен 1, мы берем значение числа 0b1000 со знаком минус, а остальные складываем со знаком плюс к нему. Для 8-битного числа, к примеру, если старший бит равен 1, то мы к -128 прибавляем остальные 7 бит как обычное беззнаковое число.

Преимущество такого метода представления чисел в том что мы можем использовать наш обычный сумматор для сложения чисел со знаками.

Для того чтобы получить число со знаком минус из существующего, достаточно применить побитовое НЕТ и добавить 1. К примеру возьмем число 0b0001, чтобы из него получить -1, применим побитовое НЕТ и получим 0b1110, прибавим 1, получим 0b1111, что равняется -8 + 4 + 2 + 1 = -1.

Мультиплексор и декодер

На данный момент наш "процессор" может только лишь сложить два числа, которые ему подадут на вход. Не слишком похоже на настоящий процессор. Для того чтобы добавить вариативность в схему необходимо создать компоненты с возможностью передачи сигнала с одной линии на другую с помощью управляющего сигнала. Одним из таких компонентов является мультиплексор. Мультиплексор передает на выход один из входящих сигналов, выбор которого обусловлен управляющим сигналом. Простейший случай мультиплексора - "2 в 1", в котором один из двух входов передается на выход в зависимости от управляющего сигнала. То есть если на входе 1 будет 0, а на входе 2 будет 1, то при управляющем сигнале равным 0 будет выбран вход 1, соответственно значение будет 0, а при управляющем сигнале 1 будет выбран вход 2, соответственно значение будет 1.

Рекомендую воссоздавать схемы по ходу статьи, и тестировать самостоятельно, так как сложность будет постепенно повышаться, и на бумаге станет невозможно проверять проверять различные сценарии.

Данный мультиплексор можно легко (хоть и не оптимально) масштабировать, используя мультиплексоры меньшей размерности. Для масштабирования по количеству бит можно применять однобитный мультиплексор для каждого из входных бит.

Также для управления схемой нам понадобится декодер. Декодер это компонент который принимает на вход управляющий сигнал, и отправляет единицу по одной из выходной линий, определяемой управляющим сигналом. К примеру однобитный декодер принимает на вход 1 или 0, и отправляет 1 по выходной линии №1 или №2 соответственно.

В данной схеме используется компонент Controlled buffer, который включает или отключает передачу сигнала через себя, в зависимости от сигнала Enable. Функционально он работает как транзистор, но с логическими сигналами. Также используются pull-down резисторы на выходе из декодера, так как при выключении controlled buffer(или любого другого разрыва логической цепи) на выходе будет не логический 0, а undefined. Подробнее можно прочитать здесь https://ru.wikipedia.org/wiki/Подтягивающий_резистор.

Этот компонент работает так, что первый бит подается на выбор обоим однобитным декодером, а второй бит управляет тем с какого декодера будем брать результат.

ALU

Теперь у нас есть все нужные компоненты для создания "сердца" будущего процессора - Арифметико-логического устройства. АЛУ - это компонент который будет выполнять команды арифметики и логики, которые будут декодироваться из инструкций. То есть к примеру на входе есть два аргумента, и команда сложить, тогда АЛУ соответственно сложит эти два числа. Наш АЛУ будет будет 8-битным, и выполнять 4 возможные команды - сложение, вычитание, XOR, NAND. Эти четыре команды можно закодировать 2-битовым числом.

Соответственно для того чтобы получить результат одной из этих операций логично воспользоваться мультиплексором 4в1. Можно подать оба аргумента на вход всем 4 компонентам, и выбрать результат в зависимости от кода операции полученного на входе.

По схеме видно что если на входе стоять флаг Active (у мультиплексора из библиотеки logisim есть вход активации, который разрешает выход у мультиплексора), то данная схема вычислит результат всех четырех компонентов и отдаст один из результатов на выход в зависимости от значения OPCODE.

Память

Теперь нам необходим какой-нибудь метод получения аргументов для подачи в АЛУ, и место для сохранения результатов. Основополагающим блоком из которого состоит большинство современных схем памяти является RS-триггер (в английском языке используется термин SR-Latch). Это простая схема состоящая из двух NAND вентилей (также есть реализация из двух XOR вентилей), способная запоминать один бит информации. Лично у меня были трудности с пониманием механики работы до тех пор пока самостоятельно не попробовал переключать вентили в симуляторе. Простыми словами принцип работы можно объяснить таким образом: стандартное состояние триггер принимает при получении на вход 1 и 1, в этом состоянии он возвращает свой сохраненный бит, при изменении входа S на ноль сохраненное значение меняется на единицу, при изменении входа R на 0, сохраненное значение меняется на ноль, состояние когда на входе . К примеру чтобы изменить сохраненное значение с 0 на один требуется сначала изменить значение S на ноль, затем вернуть значение S в единицу. Этот процесс изображен на скриншоте.

Строго говоря у rs-триггера два выхода, второй из которых возвращает предыдущее сохраненное значение, и обозначается как Q-Черта, но в данном проекте это не будет применяться, поэтому не буду подробно описывать.

Для того чтобы было возможно практично использовать схемы с последовательной логикой необходим общий источник тактовой частоты (а rs-триггер это первый компонент с последовательной, а не комбинаторной логикой, это такой тип логики в которой выход схемы зависит не только от входных данных, но и внутреннего состояния системы, к примеру выход rs-триггера при 1 и 1 на входе зависит от того какой бит записан, а не только от входных данных). Для того чтобы использовать тактовую частоту требуется изменить схему триггера таким образом чтобы он мог изменять сохраненные данные только если линия тактовой частоты (далее по тексту и в изображениях может быть использован термин clock) активна. Для этого добавим в схему 2 NAND вентиля перед входом в основной триггер таким образом чтобы на вход триггера шел 0 только если Clock активен. Такая схема будет называться gated s-r latch, или синхронный rs-триггер.

Теперь мы можем заменить второй вход на инверсию первого входа. Тогда при подаче тактового сигнала данная схема просто запомнит логическое значение на входе без необходимости особого сочетания входных битов. Остается добавить вход "Write", чтобы бит записывался только если подается этот флаг, так как тактовый сигнал является общим для всех компонентов процессора, и информация будет перезаписываться на каждом такте без добавления этого входа. Чтобы добавить этот вход достаточно поставить логический "И" между "Write" и "Clock", тогда данные будут записываться только когда Write активен. Таким образом мы создали однобитный регистр.

Банк регистров

Теперь можно объединить несколько регистров в систему, из которой можно читать данные на выходную линию из определенного регистра и записывать данные из входной линии в определенный регистр. Для того чтобы выбрать из какого регистра читать данные, или в какой писать будем использовать трехбитное число, что означает возможность использования максимум 2^3 = 8 регистров.

Чтобы создать банк регистров, сперва подключим 8 регистров параллельно, так, чтобы каждый вход данных регистра соединялся со входом данных компонента, а каждый выход данных регистра соединялся с мультиплексором 8к1. Также подключим каждый регистр к шине тактовой частоты. Должен получится подобный результат:

Теперь добавим трехбитовый вход WriteReg, который будет указывать в какой регистр будет производится запись данных, этот вход будет идти на вход трехбитному декодеру, каждый выход из которого будет подключен ко входу Write соответствующего регистра. Таким образом получив на входе, к примеру 3 (0b011), декодер даст на линии Write третьего регистра логическую единицу, и третий регистр соответственно запишет входные данные. Также добавим однобитный вход Write подключенный ко входу Enable декодера, который будет обозначать записывает ли данные банк на этом такте.

Повторим процесс для чтения из регистра, добавив входы ReadReg, Read, и подключив к мультиплексору с прошлого шага.

Также добавим прямые выходы данных с первого и второго регистра на выход из компонента, так как эти два регистра будут использоваться для подачи аргументов в АЛУ.

Резюмируя, данная схема получает на вход данные, флаг того пишет ли в регистр, флаг читает ли из регистра, адрес (номер) регистра для чтения и адрес регистра для записи, и выдаёт данные из запрошенного регистра (если есть флаг чтения), а также всегда выдаёт данные из первого и второго регистра на выход.

Счётчик

Наш процессор будет построен по гарвардской архитектуре. Гарвардская архитектура процессора это такой подход к хранению информации, при котором программный код и данные хранятся раздельно, в отличии от архитектуры фон Неймана, в котором единое хранилище информации. Главное практическое отличие этих архитектур заключается в невозможности изменения исполняемого кода в чистой гарвардской архитектуре, что обуславливает её использование в микроконтроллерах, которые прошивают перед вводом в эксплуатацию, и тот же код без изменений выполняется всё время работы устройства. В персональных компьютерах применение такой архитектуры затруднительно, так как, установка внешних программ была бы крайне сложной, и общее количество компонентов бы увеличивалось за счет разделения оперативной памяти. Строго говоря все современные процессоры с кэш-памятью можно отнести к гарвардской архитектуре, так как у них разделяется кэш команд и кэш данных, но я стараюсь рассматривать самые простые случаи, для упрощения восприятия.

Для простоты понимания в этой статье будет применяться гарвардская архитектура, но в следующей статье из цикла данный процессор будет глубоко переработан и переведён на архитектуру фон Неймана.

В качестве места хранения исполняемой программы будет использоваться ПЗУ (ROM). ПЗУ - постоянное запоминающее устройство, простейший случай которого это матрица транзисторов, в которых некоторые транзисторы могли "выжечь" для получения логической единицы, а выборка по адресу осуществляется сочетанием декодеров и мультиплексоров. Современные ПЗУ можно стирать и программировать многократно, но основное применение остается прежним - прошивки микроконтроллеров, хранение программ не требующих обычно обновлений, например BIOS компьютера.

Я не буду проектировать собственный модуль ROM, и воспользуюсь готовым модулем из Logisim на 256 8-битных слов, так как это бы раздуло и так большой объем этой статьи, а сама эта задача тривиальна и репетативна.

Что же такое исполняемый код нашего процессора?

Исполняемый код в этом случае представляет собой набор 8-битных слов расположенных подряд, где каждое слово является инструкцией. Формат инструкции будет рассмотрен в следующем разделе, сейчас достаточно понимать что это просто байты в памяти подряд.

Соответственно, чтобы исполнять инструкции, нужно каждый цикл исполнения доставать из памяти по одному байту, и увеличивать адрес, указывающий на то, откуда берется этот байт.

Для этого потребуется модуль ROM, регистр, где будет хранится адрес текущей инструкции, и сумматор, для увеличения адреса.

Также необходимо добавить возможность замены данных хранящихся в регистре, из внешнего входа. Это позволит выбирать какую инструкцию выполнять следующей, что позволит в дальнейшем реализовать условные ветвления, циклы, и любую другую нелинейность программы.

Для этого достаточно добавить вход данных адреса, флаг записи, и направлять данные через мультиплексор, выбирая откуда берем с помощью флага записи.

Декодер инструкций

Рассмотрим формат инструкций. Каждая инструкция будет фиксированной длины в 8 бит. Первые два бита обозначают тип производимой операции, где:

00 - Выполнение операции с помощью АЛУ
01 - Копирование данных из регистра в регистр
10 - Выполнение условного перехода
11 - Работа с оперативной памятью

На первом этапе рассмотрим операции с АЛУ. Этот тип операции берет значения регистров 1 и 2, и записывает их в регистр 0. Чтобы процессор выполнил эту операцию необходимо: Подать на линию включения АЛУ логическую единицу, указать банку регистров что будет запись, подать банку регистров адрес записи (так как мы пишем в нулевой регистр, подаём 0). Разработаем для этого схему, которая будет выполнять эти действия, которая будет называться декодером инструкций.

Эта схема при подаче на вход 0, разбивает 8-битное число на отдельные биты и отправляет первые два в декодер, который определяет что сейчас выполняется, и так как подается ноль выполняется вышеописанный процесс с АЛУ.

Следующие 2 бита инструкций выделим на код операции в АЛУ. Это то число, которое мы добавляли для выбора совершаемой операции в логическом устройстве. Эти два бита можно отправить сразу же на выход, для передачи в АЛУ.

Последние 4 бита необходимы для констант. Константа - это число которое будем добавлять дополнительно к результату АЛУ, чтобы из кода программы можно было вносить какие-либо числа в регистры. К примеру, инструкция 0b 0000 1111 будет выполнятся как сложение регистров 1 и 2, затем сложение получившегося числа с 15 (0b1111). Таким образом можно внести в программу число, если регистр 1 и 2 пусты, и это число будет в регистре 0.

Теперь мы можем перейти к реализации второго типа операции - копирования. Для этого 6 бит оставшиеся в инструкции после определения типа разделим на два 3-битных значения, Source и Destination. Эти два значения будут определять пару регистров откуда и куда будет передаваться значение. Значит, при выполнении копирования мы должны указать банку регистров что мы будем читать, писать, и откуда/куда. Для этого добавим соответствующие выходы, Read и ReadAddr, и добавим ИЛИ перед выходом Write, чтобы он был активен и при этом типе операции. Подведём выход декодера к Read, чтобы он также активировался, и разведем по три бита по адресам регистров.

Интеграция

Теперь у нас готовы все компоненты для первичной проверки работоспособности процессора, и пришло время объединить всё ранее созданное в прототип процессора.

Все выходы были описаны в разделах соответствующих компонентов, единственное что здесь добавлено это мультиплексор куда на вход приходит выход из АЛУ, и выход из банка регистров, он нужен для того, чтобы выбрать данные откуда будут браться для записи в регистр.

Как это работает?

Изначально из счетчика программ (ProgramCounter) извлекается исполняемая инструкция, далее она отправляется в декодер, который устанавливает необходимые флаги, и если операция АЛУ, то результат АЛУ записывается в нулевой регистр, а если операция копирования, то запишется то, что прочитано из регистра.

Теперь можно продемонстрировать работу, для этого удобно написать программу, подставляющую вместо слов коды инструкций. Например, вместо ADD 5, нужно подставить "0b 0000 0101", так как тип такой операции кодируется 00, код операции также 00, и далее идет константное значение. Результатом такой инструкции будет запись 5 в регистр 0.

Также нужно добавить COPY x y, где x - исходный регистр, y - конечный регистр. Тогда команда COPY 0 4 скопирует значение из нулевого регистра в четвертый.

Реализовать такую программу крайне просто, необходимо лишь сложить составные части выражения со соответствующим сдвигом влево. К примеру, COPY 1 4 можно закодировать как 01 со сдвигом влево на 6 бит, так как копирование кодируется 01, плюс 001 со сдвигом влево 3, плюс 100 со сдвигом влево 0, то есть 01 001 100 -> 0100 1100 -> 0x4C.

Код и детали создания компилятора я постараюсь описать в следующей статье из цикла, на данный момент достаточно наивной линейной реализации, которую бы посоветовал создать самостоятельно.

Наконец-то мы можем сложить 2 + 3 на этом процессоре. Для этого напишем и скомпилируем (программой описанной выше) следующий код:

ADD 2 // Записываем в регистр 0 значение 2
COPY 0 3 // Копируем регистр 0 в регистр 3
ADD 3 // Записываем в регистр 0 значение 2
COPY 0 4 // Копируем регистр 0 в регистр 4

COPY 3 1 // Копируем значения в регистры-аргументы АЛУ
COPY 4 2 // 
ADD 0 // Вычисляем значение

Да, 7 инструкций для выполнения такого простого действия. Это неизбежное следствие такой короткой длины инструкции, когда все возможные комбинации операций и аргументов умещаются в число до 256. И отсутствие флага ввода константы заставляет после каждого вычисления обнулять аргументы, если потребуется ввести какое-либо число в программу.

В дальнейшем, мы усовершенствуем процессор и приведем набор инструкций к архитектуре RISC-V, но для демонстрационных целей достаточно текущей архитектуры.

Условные переходы

Для того чтобы было возможно использовать условия (такие например как if), или циклы, требуется возможность изменять порядок выполнения команд, то есть, заменять содержимое регистра счетчика программ. К примеру, чтобы сделать цикл, нужно создать такую инструкцию, которая при исполнении будет заменять содержимое регистра счетчика меньшим значением, к примеру, на 5 меньше, тогда каждый раз доходя до этой инструкции значение будет заменяться, и эти 5 инструкций выполняться раз за разом. Так же, следует добавить условие выполнения этой инструкции, при невыполнении которого "прыжка" (замены адреса в регистре счетчика программ) не будет, это позволит избежать бесконечных циклов, так как до этого не было никакой возможности покинуть цикл.

Чтобы реализовать подобный функционал создадим новый компонент условных переходов Conditions.

Этот компонент lполучает на вход значение регистра 0 и флаг активации, и если блок активен, и регистр 0 равен нулю, то он даёт сигнал JMP.

Также доработаем схему декодера

Теперь если тип операции 2 (0b10), ставим флаг Conditional, также отправляем младшие 6 бит как адрес прыжка на выход из компонента.

Подключим блок переходов к общей схеме.

Теперь, если из ПЗУ достается инструкция условного перехода, блок Conditions проверяет равен ли регистр 0 нулю, и если равен, то отправляет 1 на вход счетчика программ, после чего в регистр адреса команды запишется JmpAdress, то есть младшие 6 бит инструкции.

Оперативная память

Реализуем последний элемент необходимый для создания полноценного процессора. Оперативная память - компонент для хранения данных в процессе выполнения кода. Для того чтобы реализовать этот компонент нам потребуется выбрать один из регистров как регистр адреса, который будет указывать с какой ячейкой памяти будем работать. Так как наши регистры 8-битные максимальное количество байт которые мы можем адресовать - 2^8 = 256. Возьмем reg7 в качестве регистра адреса и подключим его выход данных ко входу адреса компонента RAM (оперативная память). Также нужно модифицировать декодер данных таким образом, что когда два бита типа операции равны 11 (00 - АЛУ, 01 - Копировать, 10 - условный переход) следующий бит (третий) будет определять читаем или записываем данные. Следующие три бита будут определять регистр с данными которого будем работать. Инструкция будет выглядеть следующим образом:

Также необходимо добавить еще мультиплексор на входные данные в банк регистров, чтобы при загрузке из памяти выбиралась линия подключенная к оперативной памяти.

Картинки к изменениям приводить не буду, так как они небольшие и их много, а окончательную схему сможете найти по ссылке в конце статьи.

Использование

Осталось написать демонстрационную программу, чтобы показать возможности созданной схемы. В качестве этой программы я выбрал вычисление числа Фибоначчи с сохранением текущего вычисленного значения.

Код программы:

ADD 1
COPY 0 1
ADD 0  // Начало цикла
STORE 0 // Сохраняем в память
COPY 0 2
ADD 0
STORE 0 // Сохраняем в память
COPY 0 1
COPY 7 0 // Обнуление регистра 0 для того чтобы условие прыжка выполнялось
JUMP 2 // Переход к началу цикла

Логика этого кода заключается в том что после единоразовой загрузки единицы в регистр 1, вычисляется сумма, результат пишется в регистр 2, вычисляется сумма, результат записывается в регистр 1, прыжок в начало цикла. Также после каждого вычисления суммы результат записывается в память, а перед прыжком регистр 0 обнуляется, чтобы условия перехода выполнялось.

Заключение

В этой статье я постарался пройти путь от транзистора до простейшего процессора, описав возможные схемы всех компонентов. Данная архитектура крайне не практична в реализации и программировании, в ней нет обработки прерываний, обработки стека вызовов, и внешних выходов, но в ней есть все базовые принципы, на основе которых можно создавать системы гораздо большей сложности.

В следующей статье я опишу создание практичного процессора на основе архитектуры RISC-V, с обработкой внешних прерываний, а также создадим видеоадаптер, для того чтобы запустить и поиграть в змейку на этой системе.

Ссылка на полную схему для Logisim-evolution