Делаем примеры для STM32, собирающиеся в разных средах разработки +8
Публикации автора EasyLy
Неожиданные детали работы Windows Firewall, настроенного по умолчанию. И эксперименты по перенастройке +38
Моделируем поведение Quartus-проекта на Verilog в среде ModelSim +8
Делаем голову шинного USB-анализатора на базе комплекса Redd +8
Разработка логического анализатора на базе Redd – проверяем его работу на практике +7
Разработка простейшего логического анализатора на базе комплекса Redd +5
Подключаем LCD экран к макетной плате LPCXpresso55S69 +13
Практическая работа с ПЛИС в комплекте Redd. Осваиваем DMA для шины Avalon-ST и коммутацию между шинами Avalon-MM +4
Методы оптимизации кода для Redd. Часть 2: некэшируемая память и параллельная работа шин +12
Методы оптимизации кода для Redd. Часть 1: влияние кэша +9
Веселая Квартусель, или как процессор докатился до такой жизни +15
Первые опыты использования потокового протокола на примере связи ЦП и процессора в ПЛИС комплекса REDD +9
Вся правда об ОСРВ. Статья #30. Инициализация и процедуры запуска Nucleus SE +8
Вся правда об ОСРВ. Статья #28. Программные таймеры +17
Разработка собственного ядра для встраивания в процессорную систему на базе ПЛИС +22
