Привет, Хабр! Принесли материалы с недавнего митапа для FPGA/ASIC/RTL-инженеров — добавляйте в закладки, чтобы посмотреть в свободное время. В докладах вас ждут:
Шаблоны документов, которые нужны при функциональной верификации, и шаблон проекта для организации итеративной сборки.
Обзор плюсов и минусов существующих систем для автоматизации тестирования на FPGA-стендах.
Способ оценки производительности коммерческого ПЛИС-кластера и собственного решения.
Системная разработка и функциональная верификация систем на кристалле
Рассказал: Дмитрий Кишко, тимлид команды функциональной верификации и валидации, YADRO.
Коротко о сути доклада: Дмитрий рассмотрел маршрут проектирования систем на кристалле и углубился в функциональную верификацию. Он рассказал про роль системных программистов в этом процессе и применяемые ими инструменты и подходы. Среди них RTL-симуляторы, функциональные эмуляторы, аппаратные ускорители и FPGA-прототипы, косимуляция и разработка функциональных сценариев.
Зачем смотреть: чтобы в первом приближении познакомиться с задачами, которые решают системные инженеры при проектировании современных микрочипов.
Итеративная сборка проектов ПЛИС
Рассказал: Константин Павлов, старший инженер по разработке систем на кристалле, YADRO.
Коротко о сути доклада: даже абсолютно корректный RTL-код не всегда успешно заработает в целевом проекте. Получить больше знаний о его устойчивости можно с помощью итеративной сборки. Из доклада вы узнаете, как организовать ее с утилитой Design Space Explorer из состава среды Quartus и как написать более универсальное решение.
Зачем смотреть: разобраться в преимуществах итеративной сборки и посмотреть код решения Константина для ее организации, в том числе на GitHub.
Путь от одной FPGA-платы до полноценной системы автоматизации тестирования
Рассказал: Анатолий Вильдеманов, DevOps-инженер, YADRO.
Коротко о сути доклада: Анатолий рассказал, как работает система автоматизации тестирования для лаборатории на 500 стендов и несколько миллионов тестов. Решение позволяет разделить аппаратные ресурсы между людьми и CI-конвейерами, решает задачи отказоустойчивости и дает инженерам возможность самостоятельно управлять сценариями тестирования.
Зачем смотреть: понять плюсы и минусы Jenkins, Slurm и Labgrid для автоматизации тестирования на «железе», посмотреть на подход к созданию самописной альтернативы готовым системам.
Маршрут функциональной верификации цифрового дизайна
Рассказал: Михаил Барских, руководитель отдела верификации, YADRO.
Коротко о сути доклада: аксиома разработки гласит: «Все, что не проверено, — не работает». Доклад Михаила посвящен маршруту, по которому мы строим функциональную верификацию в YADRO, чтобы убедиться в достаточности кодового и функционального покрытия. Вы узнаете, какие артефакты и документы нужны для верификации, какие преимущества дает ее планирование и как разрабатывать тестовое окружение, которое можно переиспользовать. Все это — с примерами, подсказками и небольшими чек-листами.
Зачем смотреть: чтобы скопировать шаблоны плана верификации, ее сценариев, описания тестового окружения и функционального покрытия, а также верификационного отчета. А также познакомиться с Python-фреймворками, которые можно применять для верификации.
Как построить ПЛИС-кластер для прототипирования и верификации разработок
Рассказал: Анатолий Лернер, инженер по FPGA-прототипированию, YADRO.
Коротко о сути доклада: команда Анатолия посмотрела на ограничения коммерческих ПЛИС-кластеров для прототипирования и верификации ASIC-разработок и построила собственный. Спикер рассказал о деталях реализации такого решения, способе оценки его производительности и перспективах.
Зачем смотреть: познакомиться с практическим примером создания собственного ПЛИС-кластера, узнать о преимуществах и недостатках такого подхода.
Нужно больше контента о разработке «железа»? Вот еще несколько материалов, которые понравятся и начинающим, и опытным инженерам:
→ Статья «ASIC и FPGA: сорок лет эволюции» от Юрия Панчула, микроархитектора и проектировщика цифровых микросхем на уровне регистровых передач, автора образовательных проектов по проектированию микроэлектроники.
→ Статья «Опыт автоматизации управления FPGA-стендами для распределенной команды» от Игоря Большевикова, инженера по системному программированию систем на кристалле в YADRO.
→ Доклад «FPGA vs ASIC: сравнение маршрутов» от Александра Огурцова, руководителя группы FPGA-прототипирования в YADRO.
iDoka
вот за ссылки на презентации и гитхаб отдельное спасибо.