Традиционный ежегодный слет hardware-инженеров пройдет в Москве уже через месяц, 29 ноября. Мы расширили целевую аудиторию: в программе найдется интересное не только для мастеров FPGA, но и для RTL-шаманов, гуру верификации и адептов физического дизайна. А еще будут DIY-стенды с «железками» от комьюнити! Больше подробностей — далее в посте.

Полный список докладов можно оценить на странице конференции, а вот некоторые для затравки:

Опыт прототипирования контроллера PCI Express от стороннего производителя на ПЛИС AMD/Xilinx

Константин Павлов

YADRO

В докладе я представлю решение нестандартной задачи: создание прототипа подсистемы PCIe с использованием стороннего MAC-контроллера при сохранении PHY-контроллера, предоставленного производителем ПЛИС. Будут подробно рассмотрены технические вызовы, с которыми пришлось столкнуться в ходе работы, и методы их преодоления.

Современные инструменты верификации систем-на-кристалле: Code Coverage, SDF-моделирование, Verilog-AMS и UVM в среде Simtera IC

Никита Малышев

«ЭРЕМЕКС»

Поговорим о том, как сделать верификацию поведенческого дизайна на Verilog и SystemVerilog не просто формальной задачей, а эффективным и управляемым процессом. Разберем, зачем нужен анализ покрытия кода, что дает моделирование с задержками по SDF и цифро-аналоговое моделирование, как использовать UVM для построения тестовых сред в Simtera IC. Отдельно затронем отечественные решения и их возможности.

Путь от FPGA до ASIC: проблемы и решения

Александр Власов

YADRO

Иногда в компаниях с большим опытом в FPGA возникает мысль перейти к ASIC. При всех своих преимуществах такой переход требует тесного и эффективного взаимодействия между RTL-разработчиками (фронтендом) и топологами (бэкендом).

В докладе я представлю анализ такой работы в рамках текущего проекта YADRO. Покажу конкретные ситуации, возможные проблемы и найденные решения. Особое внимание будет уделено взаимному влиянию RTL-разработки и проектирования топологии.

Slatch — онлайн-платформа для соревнований в мире RTL

Николай Гнитеев

независимый эксперт

Платформа Slatch позволяет проводить соревнования RTL-решений, оценивая их исходя из базового маршрута разработки. Slatch уже имеет веб-интерфейс, CI и дошел до стадии MVP.

В докладе я расскажу о платформе, планах по ее развитию, а также направлениях адаптации Slatch для задач, выходящих за рамки соревнований.

Использование FPGA в модификациях синтезаторов на примере Roland MT-32

Виктор Сергеев

«Фабмикро»

Roland MT-32, синтезатор из 80-х, оснащен аналоговым выходом и имеет на борту параллельный ЦАП, который занимается преобразованием не только основного стерео, но и возврата из чипа эффекта реверберации.

Как и у всякого старого оборудования, у синтезаторов есть свои «болячки» и ошибки в проектировании плат. На примере Roland мы рассмотрим эти проблемы и их решения с помощью FPGA.

Криптопроцессор на эллиптических кривых

Александр Хлуденьков

независимый эксперт

Доклад посвящен разработке криптопроцессора на эллиптических кривых. Переход к кривым от классического RSA-шифра — один из способов повышения криптографической стойкости. Мы рассмотрим и оценим принципы шифрования и дешифрования, разберем структуру криптопроцессора и реализацию основных модулей на Verilog. А также потенциальные атаки и способы противодействия им.

Что?

16 докладов про «железо» в двух потоках, стенды с DIY-проектами FPGA-сообщества, демозона оборудования YADRO, активности с оригинальными тематическими призами

Когда?

29 ноября 2025 г., сбор гостей с 10:00

Где?

Офлайн: Москва, 2-й Кожуховский пр., 29, корп. 6 (МЦК, станция «ЗИЛ») — Loft Hall
Онлайн: на любой удобной платформе, с чатом зрителей и записью

Как попасть?

? Зарегистрироваться на митап