В этом году традиционная совместная конференция FPGA-Systems и YADRO получилась максимально насыщенной. RTL-разработка и синтез, верификация и тестирование — в двух потоках спикеры целый день сменяли друг друга, что вылилось в целых 16 разнообразных выступлений. Мы попросили зрителей оценить их, и в этом посте собрали пятерку топовых и популярных. 

Опыт прототипирования контроллера PCI Express от стороннего производителя на ПЛИС AMD/Xilinx

Константин Павлов

YADRO

Код, предназначенный для ASIC (на SystemVerilog), можно запустить на ПЛИС, для которых его изначально не писали. Причем не только запустить, но и отлаживать. Учитывая дороговизну ASIC и высокую стоимость ошибки, такой сценарий прототипирования оказывается весьма интересен — и Константин разбирает его в своем докладе.

Обычно нужно подписать констрейны, обычно нужно назначить ножки, которые у нас на плате, на ПЛИС. Иногда нужно убрать какие-то вещи, clock gating убрать — в ПЛИС он обычно мешает, зачем? Чтобы что-то отладить, мы не должны засыпать, мы должны работать.

Разработка SoC от лица физдизайнера: бэкенд в деталях

Илья Пеплов

YADRO

Илья представил сбалансированный и «неакадемический» взгляд на физсинтез SoC. Предварительно же оценил, какие входные данные нужны для физсинтеза, обсудил подходящие САПР (в том числе open source) и несовершенство технологий изготовления интегральных схем.

Мы не можем взять какую-нибудь супермощную ячейку, какой-нибудь буфер очень сильный, чтобы он качал уровень сигнала на тонком проводе, потому что у нас есть такой эффект, как электромиграция. Высокий ток в этих проводниках тоненьких, в которых много сопротивления, может вызвать вымывание материала.

Превратить DSP-систему в гетерогенную — необходимость или излишество?

Дмитрий Абрамов

независимый эксперт

Оценить на глаз, корректно ли работает любая система поточной обработки данных, бывает непросто. Особенно это актуально при верификации «в железе», которую не избежать при работе с самописными блоками. Эту проблему надежней всего решать с помощью «черного ящика», но здесь возникает другая проблема — чтения. Для нее Дмитрий предлагает гетерогенный подход — внедрение программной логики в поточный алгоритм.

Vitis, как и Vivado, страдает болезнью, что нам нужно полностью иногда пересоздавать проект. Многие, наверно, сталкивались с этой проблемой, что у нас накапливаются кеши, что у нас непонятно что происходит, неизвестно что под капотом. В какой-то момент начинает вариться непонятно что, и это не объяснимо нашими действиями.

Реализация алгоритма полуглобального соответствия для построения карт диспаритета на ПЛИС

Егор Бунаков

МФТИ

Построение карт диспаритета решает задачу автономной навигации и ориентации в пространстве. Это можно реализовать различными методами, и Егор развернул алгоритмы стереозрения на ПЛИС — то есть потенциально в автономных системах, потреблящих мало энергии и не обладающих значительными вычислительными ресурсами.

Значение функции потерь, которое мы далее будем обозначать через L, представляет собой четыре массива — каждый для своего направления по 64 значения — и значение функции потерь строится на основании значения функции стоимости, вычисленного на предыдущем шаге алгоритма, как раз для пикселей соответствующих направлений.

Конфигурируемые IP-ядра для DFE современных систем связи

Игорь Кащенко

ЦИТМ «Экспонента»

Разбирая тракт цифровой обработки сигналов в ПЛИС, Игорь подробно рассказал о множестве используемых здесь технологий: алгоритмах снижения пик-фактора, кодировании с прямой коррекцией ошибок, цифровом повышающем преобразователе, программируемом CIC-фильтре и других.

Программируемый CIC-фильтр достаточно прост, это типовая структура, тут показано одно звено — гребенчатый фильтр и интегратор. Соответственно, компенсация гейна, компенсация роста разрядности осуществляется обычными аппроксимационными таблицами, выполненными на LUT.

Другие доклады FPGA-Systems, конечно, тоже заслуживают внимания. Вы найдете их в плейлистах на Youtube и Rutube. Также мы отдельно выложили все презентации. Узнать о докладах больше и подписаться на будущие конференции можно на странице FPGA-Systems 2025.