Простейшие логические элементы

Инверторы

Самый простой логический элемент — это инвертор (логический элемент НЕ, "inverter"), уже упоминавшийся в первой лекции. Инвертор выполняет простейшую логическую функцию — инвертирование, то есть изменение уровня входного сигнала на противоположный. Он имеет всего один вход и один выход. Выход инвертора может быть типа 2С или типа ОК. Ниже представлены условные обозначения инвертора принятые у нас и за рубежом и таблица истинности.

Условные обозначения инверторов: зарубежные (слева) и отечественные (справа)

Таблица истинности инвертора

Повторители и буферы

Повторители и буферы отличаются от инверторов прежде всего тем, что они не инвертируют сигнал (правда, существуют и инвертирующие буферы). Они выполняют функцию увеличения нагрузочной способности сигнала, то есть позволяют подавать один сигнал на много входов. Для этого имеются буферы с повышенным выходным током и выходом 2С, например, ЛП16 (шесть буферных повторителей). Большинство буферов имеют выход ОК или 3С, что позволяет использовать их для получения двунаправленных линий или для мультиплексирования сигналов.

Применение буфера с 3С в качестве буфера с ОК

Таблица истинности буфера без инверсии

Элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ

Следующий шаг на пути усложнения компонентов цифровой электроники — это элементы, выполняющие простейшие логические функции. 

module Trs
(input S, R, 
 output Q);
not n1(R1,R);
and a1(G,S,R1);
DLC dlc1 (Q,G,G,R);
endmodule

module summator (input intransfer, term2, term1, output  outtransfer, mresult);//My summator 2
not n2(NOTout2, intransfer);
xor x2(XORout1,term2,term1);
not n3(NOTout3, XORout1);
bufif1 bf1(outtransfer, intransfer, XORout1);
bufif1 bf2(outtransfer, term2, NOTout3);
bufif1 bf3(mresult, XORout1, NOTout2);
bufif1 bf4(mresult, NOTout3, intransfer);
endmodule

//module andM (input wan, two, free, output  out);
//and and1(Oand1, wan, two);
//and and2(out,  free, Oand1);
//endmodule

//module summator (input intransfer, term2, term1, output  outtransfer, mresult);
//not not1(n1, term1);
//not not2(n2, term2);
//not not3(n3, intransfer);
//andM andM0(intransfer, term2, term1, w0);
//andM andM1(intransfer, term2, n1, w1);
//andM andM2(intransfer, n2, term1, w2);
//andM andM3(intransfer, n2, n1, w3);
//andM andM4(n3, term2, term1, w4);
//andM andM5(term2, n3, n1, w5);
//andM andM6(term1, n3, n2, w6);
//andM andM7(n1, n2, n3, w7);
//bufif1 bf1(outtransfer, w0, w0);
//bufif1 bf2(mresult, w0, w0);
//bufif1 bf3(outtransfer, w1, w1);
//bufif1 bf4(mresult, w0, w1);
//bufif1 bf5(outtransfer, w2, w2);
//bufif1 bf6(mresult, w1, w2);
//bufif1 bf7(outtransfer, w2, w3);
//bufif1 bf8(mresult, w3, w3);
//bufif1 bf9(outtransfer, w4, w4);
//bufif1 bf10(mresult, w3, w4);
//bufif1 bf11(outtransfer, w4, w5);
//bufif1 bf12(mresult, w5, w5);
//bufif1 bf13(outtransfer, w5, w6);
//bufif1 bf14(mresult, w5, w6);
//bufif1 bf15(outtransfer, w6, w7);
//bufif1 bf16(mresult, w6, w7);
//endmodule










//module summator (input intransfer, term2, term1, output  outtransfer, mresult);//My summator
//wire wi1;
//xor x1(XORout,intransfer,term2);
//not n1(NOTout, XORout);
//bufif1 bf1(outtransfer, term2, NOTout);
//bufif1 bf2(outtransfer, term1, XORout);
//xor x2(XORout1,term2,term1);
//not n2(NOTout2, intransfer);
//bufif1 bf3(mresult, XORout1, NOTout2);
//not n3(NOTout3, XORout1);
//bufif1 bf4(mresult, NOTout3, intransfer);
//endmodule

//module summator (input intransfer, term2, term1, output  outtransfer, mresult);//locomotive
//and a1(outA1,intransfer,term2 );
//not n1(not1,outA1);
//and a2(outA2,intransfer,not1);
//and a3(outA3,not1,term2);
//or o1(outO1,outA2,outA3);
//and a4(outA4,outO1,term1);
//not n2(not2,outA4);
//and a5(outA5,outO1,not2);
//and a6(outA6,not2,term1);
//or o2(mresult,outA5,outA6);
//and a7(outA7,not2,not1);
//not n3(outtransfer,outA7);
//endmodule

//module summator (input intransfer, term2, term1, output  outtransfer, mresult);//fashionable
//xor x1(outX1,intransfer, term2);
//xor x2(mresult,outX1, term1);
//and a1(outA1,outX1,term1);
//and a2(outA2,intransfer,term2);
//or o1(outtransfer,outA1,outA2);
//endmodule

module summatorChane (input in, output out);
Trs (,,nil0);
summator s1(nil0,nil0,in,,out1);
summator s2(nil0,out1,nil0,,out2);
summator s3(out2,nil0,nil0,,out3);
summator s4(nil0,out3,out3,out4,);
summator s5(out4,out4,out4,,out5);
summator s6(out5,out5,nil0,out6,);
summator s7(out6,nil0,out6,out,);
endmodule

module Divided (input OnUnit, OnZero, OnFurther, OnReset, output OutFurth);
and a1 (outa1, OnUnit, OnFurther);
Trs tr1 (outa1, OnReset,OutTrs1);
and a2 (outa2, OnZero, OutTrs1);
Trs tr2 (outa2, OnReset,OutFurth);
endmodule


module TestSummators (output out,outTime, outOsc);
genvar d;
wire [9:0] dw;
genvar i;
wire [200:0] w;
generate
for (i=0; i<200; i=i+1 ) begin:pprobe1_generation
summatorChane sC1(w[i],w[i+1]);
end
endgenerate
not n1(w[0],w[200]);
not n2(ndiv,w[0]);
Divided d1(w[0], ndiv, w[0], dw[9],dw[0]);
generate
for (d=0; d<8; d=d+1 ) begin
Divided (w[0], ndiv, dw[d], dw[9],dw[d+1]);
end
endgenerate
Divided d2(w[0], ndiv, dw[8], dw[9],dw[9]);
assign out = w[200];
assign outTime = dw[9];
not (oncount,dw[4]);
Trs oscT(oncount, dw[4],outOsc);
Gowin_OSC (oscout);
endmodule

именно мои решения почему-то работают на плате, а не традиционные, которые при увеличении нагрузки на плату - дают сбои. Так что за низким техническим уровнем вы точно не по адресу пожаловали. Вот тут https://habr.com/ru/articles/866816/#comment_27678542

Просто то, что вы пытаетесь сделать врядли может быть сделано вообще. И оно фактически работает совсем не так как вы думаете. Вы думаете, что что-то там оптимизируете используя логические элементы типа not, xor,bufif1, а фактически компилятор всё равно всё это упаковывает в LUTы как сможет.

То что я делаю, а не пытаюсь сделать - именно оно и не даёт никаких сбоев, в отличии от чужих, ради интереса мной проверяемых решений, которые мне кстати рекомендуют мне те, кто выдает себя публично за более грамотных чем я.

Что касается меня - это не хобби, это не хобби, это противостояние решениям тех людей, которые пытаются выдать их за идеалы для всего общества, и противостояние той части общества, которые как и согласны с данной политикой так и просто извлекающей выгоды из нарушений чужих прав. С той разницею, что я не перехожу на личности и их описание, а делаю всё через результаты своих работ и сравнение их эффективности с другими. Вы ведь своими оценками тоже противостоите успеху автора и его праву? Противостоите, только при этом нарушая как правила, так и права. Думаю, что ваш уровень образования и технический , прекрасно даёт вам понимать как и что такое авторское право и оценивать причины и последствия ваших действий, ведь даже не трудившись толком прочитать что именно мое все как раз и работает на плате и не сбоит - вы как то быстро причислили себя к более успешной части общества, чем автор. Думаю, что вы абсолютно понимаете свои действия, как и я, и понимаете то, что пишите, под спойлером ещё раз сообщение ваше для вас, и тех кто поставил ему плюс, я ничего абсолютно не приписал от себя - весь текст ваш и ваших коллег, кстати как-то небрежно ещё в прошлой публикации пытавшихся вводить меня в заблуждение тут https://habr.com/ru/articles/862214/#comment_27630546

Далее

а фактически компилятор всё равно всё это упаковывает в LUTы как сможет.

Вы знаете, вообще мои решения как раз работают, я не понимаю почему сбоят другие, и кроме того - перестают работать всего-лишь из-за изменения параметра счётчика, который вполне себе рабтает и не сбоит с моим решением, выполняющим функцию тех-же испытуемых аналогов .

. Продолжайте сколько угодно, я занимаюсь своим делом, просто теперь оно уже стало и противостоянием (и это абсолютно не по моей воле). Я так понимаю, что вам просто нечем заняться, кроме как показать какие все глупые а вы умные.